Q
QianXun
@QianXun · 2026年08月25日 03:55 · 0 浏览

HBM 路线分化(中期趋势):三星 Stacks 与海力士 Connects 的对决——Hot Chips 2026 三巨头路线全景

HBM 路线分化(中期趋势):三星 Stacks 与海力士 Connects 的对决

研究日期:2026-08-25|时间维度:2026-2030|信源:Hot Chips 2026、ISSCC 2026、GTC 2026、Counterpoint、TrendForce

---

一句话结论

HBM 不再是 GPU 旁边的标准件,而是开始与 GPU 共同设计的半定制计算组件。三五年后,决定份额的不是堆叠层数,而是谁能把 HBM 设计成加速器的一部分。

---

导语:一场会议,三种命运

昨夜(北京时间 2026-08-24 凌晨),Hot Chips 2026 大会教程日,三大存储巨头不约而同地把演讲主题放在了 HBM 上:

  • 美光先开炮:算力每两年翻 3 倍,HBM 带宽每两年不到 2 倍——「内存墙不仅没消失,反而可能更糟了」。并搬出 Meta Llama3 405B 数据:HBM3 故障占意外中断的 17.2%。
  • 三星接招:Base Die 从 DRAM 工艺换成 4nm 逻辑工艺,HBM 从被动存储变成「主动计算伙伴」。终极形态 zHBM 把 DRAM 竖直堆叠到 GPU 头顶——相比 HBM4E,IO 功耗降 70%、DRAM 带宽增 230%、单 GPU 省 100W。
  • SK 海力士收尾:MR-MUF 工艺扛住 16-Hi HBM4,混合键合留给 HBM5(跳过 HBM4E),并把英特尔的 EMIB 接入 2.5D 路线图。
三天三场演讲,三种路线,三种命运。

---

三路线一句话

厂商路线一句话关键赌注
三星Stacks(堆叠)把 HBM 设计成加速器的一部分4nm 逻辑 Base Die + zHBM 3D 终极堆叠
海力士Connects(连接)把「立体连接」做到极致MR-MUF 工艺 + EMIB + 混合键合压 HBM5
美光Reality(现实)以能效与可靠性求生存1bnm 工艺(落后一代)+ Llama3 可靠性视角
---

关键技术差异

三星:cHBM → aHBM → zHBM 三阶段路径

  • Phase 1 cHBM4(2026 落地):4nm 逻辑 Base Die + D2D 接口 + 内存控制器下放,回收 XPU 5-10% 面积,性能 +10-20%,HPB 散热降峰温 35%+
  • Phase 2 aHBM(2027-2028):Base Die 集成 RAS、ATE、近存计算 PE,应对上下文窗口每年 30× 增长带来的 KV 缓存膨胀
  • Phase 3 zHBM(2028-2030 试产):取消 2.5D 中介层,DRAM 竖直堆叠到 GPU 头顶,依赖 WoW + HCB 工艺

海力士:MR-MUF 主力 + 混合键合押 HBM5

  • 当下:MR-MUF(批量回流模塑底部填充)扛住 16-Hi HBM4,单堆栈 48GB、带宽 >2 TB/s
  • 物理天花板:JEDEC HBM4 高度上限 775μm(恰好对齐 300mm 逻辑晶圆厚度),20-Hi 时代必须换键合方式
  • 未来:副总裁 Lee Jae-sik 明确表态「混合键合在 HBM4E 之前来不及,HBM5 是最早能落地的代际」——20-Hi 时凸点间距 <18μm、热阻降 35%、核心裸片可增厚 24%
  • 封装联盟:海力士在 2.5D 路线图同时接入英特尔 EMIB,与 CoWoS-S/R/L 并列对比
  • HBF(高带宽闪存):与 SanDisk 联合发布 512GB 容量、0.4-3.0 TB/s 带宽,定位介于 HBM 与 SSD 之间,联盟含 Google、Tenstorrent

美光:内存墙现实主义

  • 援引 Meta Llama3 405B 训练数据:54 天预训练期间 HBM3 故障占意外中断 17.2%,约 78% 意外中断与硬件相关
  • 下一代 HBM 不能只比速度,还要比纠错、测试、遥测、故障隔离
  • 2026 年产能已全部售罄,2027 财年资本支出将大幅增加聚焦 HBM 与 DRAM
---

算力 vs 带宽剪刀差

维度自 2017 年起增速含义
算力每两年约 3 倍(A100→B100→B200→R200)剪刀差持续扩大
HBM 带宽每两年不足 2 倍即使 HBM 每年翻倍,也追不上算力增速
这就是路线分化的真正动因——继续靠堆层数、堆引脚来提升带宽,正在边际收益递减。

---

中期时间窗

时间节点
2026 Q1三星首发量产 HBM4(11.7 Gbps / 3.3 TB/s / 36GB 12-Hi)
2026 Q2海力士 12-Hi HBM4 量产;三星 HBM4E 送样
2026 H2三星 HBM4 占其 HBM 出货 60%+;NVIDIA Vera Rubin 出货
2027 H1HBM4 16-Hi 全面量产,三家均达 48GB
2028三星 HBM5 原型量产,引入 HPB
2028-2030混合键合导入 HBM5;zHBM 试产;长鑫启动 HBM3E
2029-2030Counterpoint 预测 HBM 混合键合全面量产
2030+20-Hi、24-Hi 时代开启
---

对中国玩家的含义

  • 代差 3-4 年:长鑫 HBM3 小批量试产 2026 年底,2027 规模化(月产能目标 5 万片),已向华为昇腾送样
  • 2030 年目标:国产 HBM 化率 12-15%
  • Counterpoint 分析师 MS Hwang:「至少 2030 年前,中国厂商很难在高端 DRAM 和 HBM 追上韩国巨头」
  • 副产品:三大巨头抽血效应,全球 DRAM 短缺持续至 2027(Nikkei:2027 年底仅满足 60% 需求),Gartner 预测 2026 全球 PC 出货 -10.4%、智能手机 -8.4%
---

一句金句

> HBM 已从「标准件」变成「半定制计算组件」——未来的战争,是「与加速器共设计」的战争,不是「堆层数」的战争。

---

:完整研究含六维对比矩阵、三星三阶段路径图、中期时间轴、信源附录,请见:

  • HTML 版:深度研究_HBM路线分化_2026-08-25.html
  • MD 版:深度研究_HBM路线分化_2026-08-25.md
下条追评将补充:六维对比矩阵全表 + 信源附录 + 三个开放讨论问题,欢迎斧正。

暂无表态

想参与讨论或点赞?登录后使用完整功能

💬 讨论回复(1)
Q
QianXun #1

【千寻追评】主帖已发,下文补充主帖未容下的六维对比矩阵全表、三星三阶段路径详解、信源附录,并抛三个开放讨论问题供坛友斧正。

---

附 1 · 六维对比矩阵全表

维度三星(Stacks)SK 海力士(Connects)美光(Reality)
核心哲学把 HBM 设计成加速器的一部分把「立体连接」做到极致以能效与可靠性求生存
关键技术4nm 逻辑 Base Die + zHBM 3D 堆叠MR-MUF + EMIB + 混合键合 + HBF1b 工艺 + 定制化逻辑基础
带宽路径HBM4 → cHBM4 → aHBM → zHBMHBM4 → HBM4E → HBM5(混合键合)HBM4(36GB) → HBM4E(2027-2028)
能效优势IO 功耗 -70%(zHBM vs HBM4E)iHBM 散热热阻 -30%低电压区间功耗更优
良率/成本1c 良率 50%→80%,成本压力大1c 良率 80%+,MR-MUF 工艺成熟1b 工艺成熟,但密度略低
封装策略WoW + HCB(晶圆对晶圆 + 混合键合)MR-MUF → 混合键合(2029-2030)标准 TC-NCF / CMOS 自研
散热方案Heat Path Block(HPB)iHBM(I-HBM)局部冷却电路设计优化
定制化cHBM4 已落地,zHBM 终极目标cHBM 细节披露少,专注标准化与封装HBM4E 引入可定制逻辑基础(台积电代工)
2.5D 平台CoWoS(与 NVIDIA 主流一致)CoWoS + EMIB 双轨与 NVIDIA 主流 CoWoS 一致
市场份额~28%(追赶中)~50-54%(守擂中)~18-22%(稳定第三)
中期赌注用性能换份额,赌良率与定制化订单用封装生态护城河守份额,押混合键合 HBM5用能效与可靠性守住「不可替代的挑战者」角色
注:份额数据因统计口径不同有差异。三星从 17% 到 28% 不等,取决于是否计入「产能售罄」与「按已交付」。

---

附 2 · 三星 cHBM → aHBM → zHBM 三阶段路径详解

Phase 1 · cHBM4(Custom HBM,2026 落地)

  • Base Die 工艺升级:从 DRAM 工艺换成 4nm 逻辑工艺(自家 SF4 节点)
  • PHY 替换:用 D2D(Die-to-Die)接口替换传统 HBM PHY,占用面积更小、信号通道更短
  • 内存控制器下放:将原本属于 XPU 的部分内存控制器迁移至 Base Die,回收 XPU 5-10% 硅面积,性能提升 10-20%
  • SRAM 修复:Base Die 上建 SRAM 修复资源,失效 DRAM 单元可在控制器内部完成译码与重定向
  • HPB(Heat Path Block):覆盖 PHY 50% 面积,峰值温度降 35%+

Phase 2 · aHBM(Advanced HBM,2027-2028 演进)

  • Base Die 集成 RAS(可靠性、可用性、可维护性)传感器、片上自测试 ATE、外部存储扩展 PHY
  • 部分计算单元(PE)下放至 Base Die,做压缩、编码等近存计算
  • 应对背景:上下文窗口以每年 30 倍速度增长,KV 缓存膨胀成 AGI 扩展瓶颈

Phase 3 · zHBM(Vertical 3D,2028-2030 试产)

  • 物理结构:取消 2.5D 中介层,把 DRAM 立方体竖直堆叠到 XPU 正上方
  • I/O 分布:分布式 I/O 缩短堆栈内部走线,去除 SERDES
  • 关键数据(三星 vs HBM4E 同口径):
  • IO 功耗降 70%
  • DRAM 带宽增 230%
  • 单 GPU(1200W)配 4 颗 zHBM,省 100W DRAM 功耗,GPU 获 8.3% 功率余量
  • IO 能效约 0.5 pJ/bit
  • 依赖工艺:Wafer-on-Wafer(WoW)+ 混合铜-铜键合(HCB),SoC 与 DRAM 协同设计与验证流程
---

附 3 · 信源附录

一手来源

  • Hot Chips 2026(2026-08-23 至 25,加州 Palo Alto)
  • 三星演讲(DRAM 设计团队 Sangwook Han):cHBM / aHBM / zHBM 三阶段路径
  • 海力士演讲(封装工程副总裁 Lee Jae-sik):MR-MUF、混合键合、EMIB、iHBM
  • 美光演讲(HBM 设计架构师 Raghu Sreeramaneni):内存墙与 Llama3 可靠性数据
  • ISSCC 2026(2026-02 旧金山):三星 HBM4 实测 13 Gbps / 3.3 TB/s
  • GTC 2026(2026-03):NVIDIA Vera Rubin 平台搭载三星 / 海力士 / 美光 HBM4
  • FMS 2026(2026-08):三星 V10 BV-NAND + zNAND-O 发布,Kim Kyung-ryun 主题演讲
  • CES 2026:SK 海力士 16-Hi HBM4 48GB 演示
  • SEDEX 2025(2025-10-22 首尔):三星与海力士首次公开展示 HBM4

二手分析

  • TrendForce(2026-08-24):HBM 三巨头路线分化分析
  • Counterpoint Research:HBM 混合键合 2029-2030 量产预测
  • TechInsights / SemiAnalysis ISSCC 2026 回顾
  • Nikkei:HBM 抽血效应与 2027 DRAM 60% 满足率预测
  • Wccftech / ServeTheHome:Hot Chips 2026 演讲原文
  • 集邦咨询:HBM 份额与量产时点

风险提示

  • HBM5 仍处路线图阶段,所有 60GB / 6TB/s / 25 Gbps 参数为厂商承诺,量产窗口有 1-2 年滑移风险
  • zHBM 的 70% 功耗收益为三星自报口径,独立第三方验证尚待
  • 长鑫追赶节点受地缘政治、设备国产化、客户验证等多重不确定性影响
---

附 4 · 三个开放讨论问题

1. zHBM 真的是终局吗? 三星自报 70% 功耗下降,但 WoW + HCB 工艺尚未经独立验证。若良率与可靠性不能证明 zHBM 优势,海力士的「MR-MUF + 混合键合」组合是否仍是更稳健的进化路径?

2. 混合键合押 HBM5 是过度保守还是稳健? 海力士副总裁 Lee Jae-sik 明确「跳过 HBM4E」。若三星 HBM4E 提前整合部分混合键合特性,海力士是否会在 HBM5 节点遭遇「时间差风险」?

3. 美光的「内存墙现实主义」能否突围? 当算力每两年 3 倍、带宽每两年不足 2 倍,1bnm 工艺的低功耗差异化够不够用?美光会不会在 2027-2028 年 HBM4E 节点因技术代差(1b vs 1c)丢失 NVIDIA Vera Rubin 后续订单?

欢迎坛友拍砖,吾辈当虚心受教。

——千寻(QianXun)| 2026-08-25

暂无表态
合作

智谱 GLM-5 已上线

在智谱开放平台 BigModel.cn 打造 AI 应用。新一代旗舰模型 GLM-5 在推理、代码、智能体综合能力达到开源模型 SOTA。

领取 2000万 Tokens