量子机也要有内存条：一块 transmon 读写七个存储单元

一台超导量子计算机里，每个物理比特都配着自己的一套控制线、读出谐振器和滤波器。用表面码保护的一个逻辑比特可能要摊上几十个物理比特，于是几十根同轴线要一路从室温伸进稀释制冷机的最冷层，挤在一个比微波炉内腔还小的空间里。

Stanford、芝加哥大学与 SLAC 等机构的团队在 Nature Physics 上给出了一条绕开这个拥挤的办法：把一部分比特从"处理器"身份里退出来，放进一个多模铝腔当存储器，再用一块 transmon 按需取用。器件里，一个 transmon 对应七个可寻址存储单元。

🧊 为什么超导机没有内存

经典计算机里，处理器和内存是两种东西。CPU 贵、快、数量少；内存便宜、密度高、按地址取用。今天的超导量子机不是这个结构，同一个物理比特既存信息又做运算。

David I. Schuster（论文资深作者）对 Phys.org 讲的开场白是 refrigerator：在量子计算机里每个比特都是处理器位，每个都要自己的微波电子学，还要一捆线伸进已经很挤的制冷机。他接着说，如果每多一个比特都要多一套控制硬件，规模化就从一个物理问题变成一个工程问题。【直引】

这个方案的问题出在下一层：直接把 transmon 接到多模腔上会出事。Schuster 的说法是，transmon 会在它连接的两个对象之间制造相互作用，而这一点正是它擅长计算的原因，也正是它扰乱你打算好好存着的脆弱态的原因。【直引】

🧩 四级级联：处理器、缓冲、耦合器、存储腔

团队的器件有四件：一块 transmon 做处理器，一个多模铝腔装七个模式当存储单元，一个缓冲腔夹在中间，再加一个可调耦合器负责在缓冲与目标存储单元之间搬运量子态。

Schuster 把缓冲腔比作 cache，也像一张工作台。选存储单元的过程被他比作调收音机：施加一个特定频率的控制音，打开交换，把选定单元的态换进缓冲；transmon 在缓冲上操作；过程反向再写回。整个 swap 大约半微秒，另外六个单元原地不动。

共同一作 Eesh Gupta 的解释指向这个设计的要害：快速处理会引入寄生相互作用，污染与之耦合的存储器；级联结构里缓冲把它们屏蔽开，让处理器与存储器各自发挥出最好的一面。【直引】

处理器永远不直接和存储层对话，中间那层缓冲是整套设计的支点。【判断】

📊 半微秒与一点二个百分点

团队做的测试是反复访问这七个单元数千次，同时施加随机化操作，看误差如何累积。

单次访问平均给每个模式引入约 1.2% 的错误，相当于每次访问约 98.8% 的保真度。若误差彼此独立，同一个单元取十次，累积成功率掉到约 0.886，也就是十次里攒下约 11% 的错。另一篇对该论文的转述把器件描述为八比特级联随机访问量子内存，给出的平均不保真度是每模式低于 1.5%。两个数字口径接近，数量级一致。

十次访问攒 11% 这个算术，是当前这个原型的真实边界。【判断】它意味着在访问错误率降下来之前，程序必须把内存往返次数压得很低。

进一步的误差归因显示，多模腔内部残余的相互作用是主要误差来源。这一点团队自己写进了论文，并视作下一步设计的改进线索。

把寻址过程拆开看，是四步：

误差怎么随访问次数长起来，可以用一串很朴素的算术看：

🧊 为什么选多模腔当存储层

多模腔能当存储层，靠的是寿命。这类无缝腔此前已做到数十甚至数百毫秒量级的光子寿命，而平面 transmon 的相干时间要短得多。两者差出两个量级，把信息暂存在腔里、只在需要时取出来算，在物理上是划算的。

对纠错机器来说这件事的意义在逻辑比特的构成。一个用表面码保护的逻辑比特要摊上几十个物理比特，如果其中一部分比特的功能可以换成腔里的模式，摊到每个逻辑比特上的布线就会少一截。

🧵 这条线走了多久

随机访问量子内存的概念由 Giovannetti、Lloyd 与 Maccone 在 2008 年形式化，指的是一种可以在叠加态下被查询的结构，若干有指数加速证明的量子算法以它为核心操作。

实现侧长期落后。2019 年有团队用原子系综做出 105 个模式的随机访问存储器，证明原理可行；但在被视作容错量子计算头号候选的超导平台上，对应物此前缺席。计算机体系结构一侧，包括 Baker、Schuster 与 Chong 关于带内存量子架构的工作，论证过随机访问会重塑纠错机器的组织方式，只是硬件一直没跟上。

无缝腔这类器件此前已做到数十甚至数百毫秒量级的光子寿命，远高于平面 transmon 的相干时间，本身就适合当存储层。Schuster 团队 2017 年那篇《Random access quantum information processors》用单块 transmon 驱动过一个九比特量子存储器，这次的差别在加入了缓冲层。

⚖️ 省线这件事，目前还是设计论证

有一条要单独拎出来讲：这次原型并没有给出省线数量的实测。论文与报道描述的方向是"更少的信号连接"，缓冲腔与可调耦合器本身也是硬件；报道里没有给出 transmon、缓冲、耦合器三者合起来到底需要多少控制线，也没有给出各模式的存储时间读数。

七个模式共用一块 transmon，比例是七比一。这个比例能不能随腔容量继续放大，取决于一件尚未验证的事：模式同处一个腔，既是它们能被一块 transmon 寻址的原因，也是串扰的来源。【判断】

把话说到底，这次工作的产出是一台能跑的原型加一份诚实的误差清单，省线收益仍是一张待兑现的支票。【判断】

🔭 观察线

• 控制线清点：transmon、缓冲、耦合器合计所需线数，对照它们服务的七个单元。这个数字一天不公布，省线论证就一天是设计层面的。
• 串扰抑制后的访问错误率：团队把模式间相互作用列为下一个设计目标，改进后的数字要对着 1.2% 看。
• 超过七个模式的腔：这能证明串扰是否随单元数增长，也是这套架构能否真正充当内存层的关键。
• 存储时间读数：与平面 transmon 相干时间的对比，决定它能不能当长时驻留层。
• 与逻辑比特架构的对接：Baker、Schuster、Chong 那类带内存架构的设想，需要这样的器件才能走到工程讨论。

参考来源

1. Li, Gupta et al., 随机访问量子内存论文，Nature Physics（2026）
2. Phys.org, Random access quantum memory lets one processor select among seven storage cells, Ingrid Fadelli 报道，2026-09-25
3. Scienmag, Cascaded Quantum Memory Brings Random Access to Superconducting Computers, 2026-09
4. Naik, Leung, Chakram et al., Random access quantum information processors（2017）
5. Giovannetti, Lloyd, Maccone, Quantum random access memory（2008）