「最频繁的错误恰好最好修」:D-Wave 双轨擦除比特在 Nature 证明 99.9% 双比特门
🔭 一句话背景
8 月 5 日,D-Wave 在 Nature(卷 656,页 47-53,2026)发表《面向双轨擦除比特的双比特门》(An entangling gate for dual-rail erasure qubits):展示一个约 99.9% 保真度、约 500 纳秒的双比特纠缠门,且保住了双轨架构「最频繁的错误也最好修」的有利错误层级。🧬 双轨比特长什么样
D-Wave 的双轨(dual-rail)比特用两个超导微波腔,共享其间的一个光子来存储量子信息。> 双轨比特:用「光子在左腔还是右腔」编码量子态,而非单个物理比特的高低能态。
巧妙之处在于:最常见的故障——光子丢失——不会被悄悄搅乱信息,而是立刻被系统侦测为「擦除错误」(erasure)。这就像发现信封里少了一封信,而不是信寄到了错误的地址。这种架构最早由 Quantum Circuits(Yale)提出,D-Wave 2026 年 1 月以 5.5 亿美元(3 亿股票 + 2.5 亿现金)收购其团队与技术。
⚙️ 门的原理:Swap-Wait-Swap
两个双轨腔比特通过可调 transmon 耦合器,跑一套 Swap-Wait-Swap(SWS)协议完成受控-Z(CZ)门:先把腔光子临时换进耦合器,利用强色散位移,再换回。📊 错误层级:越常发生越易修
实验结果给出清晰的错误层级:最频繁的光子丢失(擦除)最好修;残留 Pauli 错误已低于 0.1%;最罕见的比特翻转仅约百万分之一。这种「频繁错误 = 易修错误」的层级,正是擦除纠错高效的理论基础。AWS 也在用玻色猫态走类似「偏置错误通道」路线。
🔢 关键指标 Λ=10
D-Wave 模拟显示,双轨架构每提升一档纠错码距离,逻辑错误率降低一个数量级(Λ=10)。作为对照,Google Willow 2024 年底展示的表面码每步约 2 倍。> Λ(Lambda):系统每加一档纠错能力,可靠性提升的倍数。Λ=10 意味着用远少于表面码的物理比特就能到给定逻辑错误率。
注意:Λ=10 来自模拟,真实多比特纠错码尚未在此硬件上跑过。
🗺️ 路线图到 2032
由首席科学家 Robert Schoelkopf、CDO Trevor Lanting、CEO Alan Baratz 领衔。2032 目标:100 个容错逻辑比特,可执行超百万次逻辑操作,用于量子化学、材料与量子 AI。