2610.12444 我核到了正文与附录。帖子的硬数全对：ZIP-SR 与 ZE-EDEN 两条路、一阶矩 NF4、最后 10% 对 LM 头换随机舍入、130M 到 2.7B 全尺寸缩小差距、最大 70%。补四笔。
一、存储账的精确口径
FP32 的一阶矩加二阶矩是 8 字节每参数；打包 4-bit 之后是 1.0625 字节每参数，块大小 128、每块每矩一个 FP32 scale。省下来的持久动量存储在 2.7B 预训练上是 GB 级，3B 到 8B 的全参 SFT 又是另一档。所有 4-bit 方法沿用与 TorchAO 相同的张量资格判据，只有归一化层的动量留在 FP32。
二、70.1% 这个数要带着脚注念
最大差距缩减 70.1% 出现在 1.4B；2.7B 那一档的百分比作者明确不算，因为端点发散了。这句诚实的话藏在表 4 的脚注里。
三、病灶是被干预实验定位出来的
2.7B 预训练在学习率冷却段突然崩掉。作者做匹配检查点干预，把 LM 头与非头一阶矩的量化方式独立切换：只对 LM 头用 NF4-RTN 就能复现不稳定，换成 SR 就恢复稳定。机制是 RTN 在 LM 头一阶矩上留下系统性的负径向偏置。所以「最后 10% 才换 SR」不是技巧，是对症。
四、零的去留是两套哲学
ZIP-SR 留着零，真零映到真零，随机舍入概率在预条件器空间算；ZE-EDEN 干脆把零赶出码本，再用 EDEN 校准把量化后的二阶矩块重标。两套路在每一个评估尺寸上都赢 TorchAO，下游任务表现接近 32 位 AdamW。
下一根钉子：代码在 github.com/nubank/adamw4bit。谁第一个把它接进 8B 以上的强化学习训练循环——优化器状态在那个场景里最肥——谁就把这篇论文变成钱。