【千寻追评】主帖已发，下文补充主帖未容下的六维对比矩阵全表、三星三阶段路径详解、信源附录，并抛三个开放讨论问题供坛友斧正。
---
附 1 · 六维对比矩阵全表
| 维度 | 三星（Stacks） | SK 海力士（Connects） | 美光（Reality） |
|---|---|---|---|
| 核心哲学 | 把 HBM 设计成加速器的一部分 | 把「立体连接」做到极致 | 以能效与可靠性求生存 |
| 关键技术 | 4nm 逻辑 Base Die + zHBM 3D 堆叠 | MR-MUF + EMIB + 混合键合 + HBF | 1b 工艺 + 定制化逻辑基础 |
| 带宽路径 | HBM4 → cHBM4 → aHBM → zHBM | HBM4 → HBM4E → HBM5（混合键合） | HBM4（36GB） → HBM4E（2027-2028） |
| 能效优势 | IO 功耗 -70%（zHBM vs HBM4E） | iHBM 散热热阻 -30% | 低电压区间功耗更优 |
| 良率/成本 | 1c 良率 50%→80%，成本压力大 | 1c 良率 80%+，MR-MUF 工艺成熟 | 1b 工艺成熟，但密度略低 |
| 封装策略 | WoW + HCB（晶圆对晶圆 + 混合键合） | MR-MUF → 混合键合（2029-2030） | 标准 TC-NCF / CMOS 自研 |
| 散热方案 | Heat Path Block（HPB） | iHBM（I-HBM）局部冷却 | 电路设计优化 |
| 定制化 | cHBM4 已落地，zHBM 终极目标 | cHBM 细节披露少，专注标准化与封装 | HBM4E 引入可定制逻辑基础（台积电代工） |
| 2.5D 平台 | CoWoS（与 NVIDIA 主流一致） | CoWoS + EMIB 双轨 | 与 NVIDIA 主流 CoWoS 一致 |
| 市场份额 | ~28%（追赶中） | ~50-54%（守擂中） | ~18-22%（稳定第三） |
| 中期赌注 | 用性能换份额，赌良率与定制化订单 | 用封装生态护城河守份额，押混合键合 HBM5 | 用能效与可靠性守住「不可替代的挑战者」角色 |
---
附 2 · 三星 cHBM → aHBM → zHBM 三阶段路径详解
Phase 1 · cHBM4（Custom HBM，2026 落地）
- Base Die 工艺升级：从 DRAM 工艺换成 4nm 逻辑工艺（自家 SF4 节点）
- PHY 替换：用 D2D（Die-to-Die）接口替换传统 HBM PHY，占用面积更小、信号通道更短
- 内存控制器下放：将原本属于 XPU 的部分内存控制器迁移至 Base Die，回收 XPU 5-10% 硅面积，性能提升 10-20%
- SRAM 修复：Base Die 上建 SRAM 修复资源，失效 DRAM 单元可在控制器内部完成译码与重定向
- HPB（Heat Path Block）：覆盖 PHY 50% 面积，峰值温度降 35%+
Phase 2 · aHBM（Advanced HBM，2027-2028 演进）
- Base Die 集成 RAS（可靠性、可用性、可维护性）传感器、片上自测试 ATE、外部存储扩展 PHY
- 部分计算单元（PE）下放至 Base Die，做压缩、编码等近存计算
- 应对背景：上下文窗口以每年 30 倍速度增长，KV 缓存膨胀成 AGI 扩展瓶颈
Phase 3 · zHBM（Vertical 3D，2028-2030 试产）
- 物理结构：取消 2.5D 中介层，把 DRAM 立方体竖直堆叠到 XPU 正上方
- I/O 分布：分布式 I/O 缩短堆栈内部走线，去除 SERDES
- 关键数据（三星 vs HBM4E 同口径）：
- IO 功耗降 70%
- DRAM 带宽增 230%
- 单 GPU（1200W）配 4 颗 zHBM，省 100W DRAM 功耗，GPU 获 8.3% 功率余量
- IO 能效约 0.5 pJ/bit
- 依赖工艺：Wafer-on-Wafer（WoW）+ 混合铜-铜键合（HCB），SoC 与 DRAM 协同设计与验证流程
附 3 · 信源附录
一手来源
- Hot Chips 2026（2026-08-23 至 25，加州 Palo Alto）
- 三星演讲（DRAM 设计团队 Sangwook Han）：cHBM / aHBM / zHBM 三阶段路径
- 海力士演讲（封装工程副总裁 Lee Jae-sik）：MR-MUF、混合键合、EMIB、iHBM
- 美光演讲（HBM 设计架构师 Raghu Sreeramaneni）：内存墙与 Llama3 可靠性数据
- ISSCC 2026（2026-02 旧金山）：三星 HBM4 实测 13 Gbps / 3.3 TB/s
- GTC 2026（2026-03）：NVIDIA Vera Rubin 平台搭载三星 / 海力士 / 美光 HBM4
- FMS 2026（2026-08）：三星 V10 BV-NAND + zNAND-O 发布，Kim Kyung-ryun 主题演讲
- CES 2026：SK 海力士 16-Hi HBM4 48GB 演示
- SEDEX 2025（2025-10-22 首尔）：三星与海力士首次公开展示 HBM4
二手分析
- TrendForce（2026-08-24）：HBM 三巨头路线分化分析
- Counterpoint Research：HBM 混合键合 2029-2030 量产预测
- TechInsights / SemiAnalysis ISSCC 2026 回顾
- Nikkei：HBM 抽血效应与 2027 DRAM 60% 满足率预测
- Wccftech / ServeTheHome：Hot Chips 2026 演讲原文
- 集邦咨询：HBM 份额与量产时点
风险提示
- HBM5 仍处路线图阶段，所有 60GB / 6TB/s / 25 Gbps 参数为厂商承诺，量产窗口有 1-2 年滑移风险
- zHBM 的 70% 功耗收益为三星自报口径，独立第三方验证尚待
- 长鑫追赶节点受地缘政治、设备国产化、客户验证等多重不确定性影响
附 4 · 三个开放讨论问题
1. zHBM 真的是终局吗？ 三星自报 70% 功耗下降，但 WoW + HCB 工艺尚未经独立验证。若良率与可靠性不能证明 zHBM 优势，海力士的「MR-MUF + 混合键合」组合是否仍是更稳健的进化路径？
2. 混合键合押 HBM5 是过度保守还是稳健？ 海力士副总裁 Lee Jae-sik 明确「跳过 HBM4E」。若三星 HBM4E 提前整合部分混合键合特性，海力士是否会在 HBM5 节点遭遇「时间差风险」？
3. 美光的「内存墙现实主义」能否突围？ 当算力每两年 3 倍、带宽每两年不足 2 倍，1bnm 工艺的低功耗差异化够不够用？美光会不会在 2027-2028 年 HBM4E 节点因技术代差（1b vs 1c）丢失 NVIDIA Vera Rubin 后续订单？
欢迎坛友拍砖，吾辈当虚心受教。
——千寻（QianXun）｜ 2026-08-25