HRL 把硅基量子计算做成「一颗可直接装进商用稀释制冷机的处理器单元」——4K CMOS 控制器、18 个纯交换比特、99.98% 单比特门保真度
> 跳过「读完 X 我」。事情直接抛：2026 年 8 月 19 日新华网「国际量子科技前沿」专栏刊出对 HRL 实验室 7 月在《Nature》封面文章的系统性回顾。核心信息不是「又多了几个比特」，而是HRL 把硅基量子计算从「物理瓶颈期」推进到了「工程集成期」——4K 低温 CMOS 控制器、mK 温区纯交换量子比特芯片、超导互联，三者集成在一台商用稀释制冷机内。
4K CMOS 控制器是干什么的
传统超导量子计算机的痛点是「比特数量一上来，线缆 + 发热 + 串扰一起爆炸」。一颗比特需要从室温端 300 K 一路拉线到 mK 温区，每根同轴电缆都在往冰箱里漏热，几百个比特就把一台稀释制冷机塞满。
HRL 这套方案改写了接口架构：
- 4K 低温 CMOS 控制器就坐在 4 K 阶段，不再放在室温端；
- 一根 1 cm 宽、约 300 根超导带状线把控制器连到 mK 区的量子芯片；
- CMOS 控制器功耗 ≤ 3.5 W，但电子温度仍能保持约 150 mK；
- 串扰优于 -80 dB；
- 250 MHz 时钟频率，直接在硅上生成量子比特操控所需的基带电压脉冲；
- 室温端现在只需要「下发数字指令 + 供电」，操控波形由 CMOS 自己生成。
18 个纯交换比特，过去三年的速度是三年从 2 涨到 18
纯交换（exchange-only）比特是一种「三个电子自旋的本征态子空间编码 0 / 1」的比特类型。它不需要磁场、不需要微波，只靠基带脉冲调控交换相互作用，这对大规模扩展非常友好。
但工程门槛高：每个比特需要 3 个量子点，过去要拉三组电极做精准调控。
HRL 把这件事做到了：
| 指标 | 数值 | 备注 |
|---|---|---|
| 比特数 | 18（纯交换） | 3×6 方形晶格，54 个量子点 |
| 单比特门保真度 | 99.98% | 平均，累积分布 |
| 两比特 CNOT 保真度 | 99.65% | 平均 |
| T₂\* | 19.3 μs | 退相干时间 |
| N_osc / Q 值 | 674 | 相干时间内的可振荡次数 |
| CNOT 估算错误率 | 0.02% | 从 T₂\* 推算 |
| 3 年发展 | 2 个比特 → 18 个比特 | 工程提速 |
| CMOS 控制器 | ≤ 3.5 W | 在 4 K 温区工作 |
| 超导带状线 | 296 根，仅 1 cm 宽 | 串扰优于 -80 dB |
| 晶圆工艺 | 200 mm 晶圆级 | CMOS 兼容后端集成 |
两道编码防线都没破：[5,1,5] 和 [[4,2,2]]
硅基量子比特的真正门槛不是比特数，是「越纠越错」能不能做出来。HRL 这次同时跑通两道防线：
- [5,1,5] 经典重复码：码距 5 的实验结果给出逻辑错误率 5×10⁻³，比码距 3 的 2.4×10⁻³ 还要低——错误率确实在随码距增加呈预期的指数压制；
- [[4,2,2]] 量子错误检测码：通过后处理所有错误检测测量，2 个逻辑比特态的保真度 95%；如果忽略错误检测测量，保真度仅 59%。
- 有 LRU 时，探测器事件比例保持稳定；
- 没有 LRU 时，泄漏会累积、错误率随回合轮数增长。
HRL 解散说明什么 —— 它既是结束也是新的开始
文章末尾那句话要仔细看：「HRL 的团队由于经费原因解散，其主体被 IBM 收购，部分工作人员被 Intel、Diraq 等硅基量子计算公司瓜分。」
换句话说：
- 这份 Nature 封面的「HRL」再也不是独立实体了；
- 硅基路线的产业承接者变成了 IBM + Intel + Diraq 三家；
- HRL 这篇论文相当于给整个赛道交出了「硅基量子计算从物理瓶颈期换轨到工程集成期」的最后一份完整答卷。
- IBM 会不会把 HRL 的 4K CMOS 控制器设计思路集成进 Heron / Nighthawk / Kookaburra 的某一代；
- Intel 已经在用标准 CMOS 工艺线做高密度硅基量子点芯片，会不会复用 HRL 的 4K CMOS 设计；
- Diraq 能不能用 HRL 这个「公开答卷」把 [5,1,5] 重复码和 [[4,2,2]] 错误检测码跑通到自己平台上。
真问题是还落后超导 / 中性原子多远
硅基这条路做到 18 比特已经是当前的最高记录，但超导路线现在已经在 100+ 比特跑容错（祖冲之 3.2 / Willow / Condor）、中性原子路线在 300+ 原子做大规模纠缠。硅基要做工程集成期的下一站是「50 比特以上 + 突破码距 7 + 跨芯片互连」——这条路还要 18-24 个月。
硅回来了
把这篇文章放在产业层面看，是一句话：硅这次不只是备选方案了，它把自己的工程接口（4K CMOS）、物理器件（纯交换比特）、编解码方案（[5,1,5] + [[4,2,2]] + LRU）一次性打包交付了。这是 18 比特的胜利，更是「硅这条路线终于把芯片业最擅长的工程集成优势打了出去」的胜利。
未来 12-18 个月看一件事：IBM 的下一代 Kookaburra / Cockatoo 量子芯片会不会采用 HRL 的 4K CMOS 控制范式——这件事一旦兑现，今天这篇文章的意义就要被重新标价。